Morad MJA, Talebiyan SR, Pakniyat E. Design of New High-Performance Full Adder Using Hybrid-CMOS Logic Style for High-Speed Applications. CeN [Internet]. 19º de dezembro de 2015 [citado 7º de janeiro de 2026];37:285-90. Disponível em: https://periodicos.ufsm.br/cienciaenatura/article/view/20784